verilog-EDA365

研发资源 > 标签 > verilog

verilog中阻塞赋值和非阻塞复制的理解

阻塞和非阻塞语句作为verilog HDL语言的最大难点之一.一直困扰着FPGA设计者.即使是一个颇富经验的设计工程师.也很容易在这个点上犯下一些不必要的错误.阻塞和非阻塞可以说是血脉相连.但是又有着本质的差别.理...

技术百科

|

发布时间：2020-06-15

Verilog按键消抖的理解

按键在按下时会产生抖动.释放时也会产生抖动.所以在设计键盘扫描程序时必须考虑按键的消抖.我们一般只考虑按下时的抖动.而放弃对释放时抖动的消抖.抖动时间一般为20ms左右.按下的最终结果是低电平.在单片机设...

技术百科

|

发布时间：2020-06-15

赛灵思Verilog(FPGA/CPLD)设计小技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查.可靠性**为时钟信号选用全局时钟缓冲...

嵌入式开发

|

发布时间：2020-06-15

蓝牙HCI-UART主控制接口的FPGA设计与实现

摘要:蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发.本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB.RS-232和UART优缺点的基...

嵌入式开发

|

发布时间：2020-06-13

基于Verilog计算精度可调的整数除法器的设计

除法器是电子技术领域的基础模块.在电子电路设计中得到广泛应用.目前.实现除法器的方法有硬件实现和软件实现两种方法.硬件实现的方法主要是以硬件的消耗为代价.从而有实现速度快的特点.用硬件的方法来实现除法...

技术百科

|

发布时间：2020-06-13

Verilog HDL阻塞属性探究及其应用

Verilog HDL中.有两种过程赋值方式.即阻塞赋值(blocking)和非阻塞赋值(nonblocking).阻塞赋值执行时.RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成.计算完毕.立即更新.在执行...

技术百科

|

发布时间：2020-06-12

异步与同步清零Verilog hdl表达程序

带异步清0.异步置1 的D 触发器module DFF1(q,qn,d,clk,set,reset);input d,clk,set,reset;output q,qn;reg q,qn;always @(posedge clk or negedge set or negedge reset)beginif (!reset) beginq...

技术百科

|

发布时间：2020-06-10

三维图像信息处理FPGA+DSP核心架构的设计与实现

三维图像信息处理一直是图像视频处理领域的热点和难点.目前国内外成熟的三维信息处理系统不多.已有的系统主要依赖高性能通用PC完成图像采集.预处理.重建.构型等囊括底层和高层的处理工作.三维图像处理数据量特...

技术百科

|

DSP
verilog

发布时间：2020-06-09

verilog PS2键盘解码程序

之前探讨过PS/2键盘编解码以及数据传输协议.这次自己动手实现了利用FPGA接收键盘编码.然后通过串口传输到PC.做的比较简单.只是通过FPGA把大写字母A-Z转换成相应的ASCII码.只要字母按键被按下.就能在串口调试助...

技术百科

|

发布时间：2020-06-09

夏宇闻老师谈FPGA工程师的入门学习

1. 必须清楚自己究竟适合不适合做工程师.看看自己的性格特点.是不是特别安静.又耐得住寂寞.因为FPGA工程师是一个辛苦的工作.不但要通过不断学习研究提升自己的设计水平.还要经常性的熬夜加班敲写代码.如果没...

技术百科

|

发布时间：2020-06-08

首页上一页 7 8 9 10 11 12 13 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

基于Verilog HDL的SPWM全数字算法的FPGA实现

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

基于Verilog HDL的SVPWM算法的设计与仿真

基于FPGA的双模前置小数分频器的设计

基于Verilog硬件描述语言的AES密码算法实现