verilog-EDA365

研发资源 > 标签 > verilog

赛灵思Verilog(FPGA/CPLD)设计技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 .可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟...

可编程逻辑

|

发布时间：2020-05-15

基于verilog的FPGA编程经验总结

用了半个多月的ISE.几乎全是自学起来的.碰到了很多很多让人DT好久的小问题.百度也百不到.后来还是都解决了.为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结.把这几天的经验总结了一下.好了.废话不...

可编程逻辑

|

FPGA
verilog

发布时间：2020-05-15

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议

最近在写代码的时候总是在思考.我写的这个能被综合吗?总是不放心.或是写完了综合的时候出问题.被搞的非常烦恼.虽然看了一些书.比如对组合逻辑用阻塞赋值.时序用非阻塞赋值.延时不能被综合等等.但是没有一本...

可编程逻辑

|

发布时间：2020-05-15

cordic算法verilog实现(复杂版)

module cordic (clk,rst_n,ena,phase_in,sin_out,cos_out,eps); parameter DATA_WIDTH=8; parameter PIPELINE=8; input clk; input rst_n; input ena; input [DATA_WIDTH-1:0] phase_in; outp...

可编程逻辑

|

verilog
cordic

发布时间：2020-05-15

cordic算法verilog实现(简单版)

cordic算法verilog实现(简单版)(转载)module cordic(clk, phi, cos, sin); parameter W = 13, W_Z = 14; input clk; input [W_Z-1:0] phi; output[W-1:0] cos, sin; reg [W-1:0] cos, sin; reg [W-1:0]...

可编程逻辑

|

verilog
cordic

发布时间：2020-05-15

按键消抖的原理和基于verilog的消抖设计

按键开关是各种电子设备不可或缺的人机接口.在实际应用中.很大一部分的按键是机械按键.在机械按键的触点闭合和断开时.都会产生抖动.为了保证系统能正确识别按键的开关.就必须对按键的抖动进行处理.在系统设计...

可编程逻辑

|

verilog

发布时间：2020-05-15

如何设计可综合的Verilog代码和应该遵循什么原则

编写可综合的FPGA代码在接触Verilog 语法参考手册的时候.我们发现其提供了一组非常丰富的功能来描述硬件.所以大家往往会疑惑那些Verilog语句是可综合的.那些是只能用于写Testbench的.其实.参考手册中只有一小部...

嵌入式开发

|

发布时间：2020-05-15

FPGA设计中的HLS 工具应用

1 概述在集成电路行业飞速发展的今天.缩短产品开发的周期而又不牺牲验证过程.这不可避免地成为了商业市场的一个关键因素.Xilinx Vivado High Level Synthesis (即Vivado HLS.高层综合).这个工具直接使用C.C+...

可编程逻辑

|

发布时间：2020-05-15

FPGA学习verilog代码的经验总结

学习FPGA其实也不算久.开始的时候参考别人的代码并不多.大多是自己写的.那时候做时序逻辑多一些.参加了中嵌的培训班.一个多月的时间在熟悉ISE软件的使用以及verilog语法方面下了苦功.也参考了不少书.算是为自...

可编程逻辑

|

发布时间：2020-05-15

基于Verilog的PS/2接口控制程序

1.实例的主要内容本实例通过Verilog编程实现在红色飓风II代Xilinx开发板上面实现对键盘.LCD.RS-232等接口或者器件进行控制.将有键盘输入的数据在LCD上面显示出来.或者通过RS-232在PC机上的超级终端上显示出来.2...

可编程逻辑

|

verilog
rs232

发布时间：2020-05-14

首页上一页 10 11 12 13 14 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

SystemVerilog语言简介(二)

基于Verilog的顺序状态逻辑FSM的设计与仿真

FPGA开发与学习连载4

选择VHDL或者verilog HDL还是System Verilog？