搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
巢粉引擎
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
vivado
用Xilinx Vivado HLS实现浮点复数QRD矩阵分解
在数字信号处理领域.如自适应滤波.DPD系数计算.MIMO Decoder 等.常常需要矩阵解方程运算以获得其系数.因此需对矩阵进行求逆运算.然而.由于直接对矩阵求逆会导致庞大的运算量.所以在实际工程中往往需要先将矩...
嵌入式开发
|
vivado
Xilinx
发布时间:2020-06-18
赛灵思Virtex-7 H580T常见问题解答
1. 赛灵思发布了什么信息?· 赛灵思宣布开始发货全球首款3D异构All Programmable器件- Virtex-7 H580T FPGA.· Virtex-7 HT 采用赛灵思堆叠硅片互联 (SSI) 3D 中介层(interposer)技术.是业界带宽...
技术百科
|
vivado
赛灵思
virtex
发布时间:2020-06-16
Board从入门到精通系列(六)
由于更新了开发工具.所以本篇博客有必要重复前面的内容.今天首先演示如何利用Vivado开发纯逻辑工程.即只在PL上进行开发.恰好最近在看雷思磊的步步惊芯--软核处理器内部设计分析.于是将一部分实验搬到了ZED-...
嵌入式开发
|
FPGA
vivado
OpenRISC
发布时间:2020-06-13
Board从入门到精通系列(七)
本文将给出通过VivadoIDE开发Zynq平台上PS裸机应用程序的流程.读者将看到Vivado开发更高效.快捷.MP3我们都听过.现在我们可以用ZED-B...
嵌入式开发
|
vivado
MP3
Board
发布时间:2020-06-13
面向未来十年 赛灵思发布Vivado设计套件
一个以IP及系统为中心的工具套件震撼登场.把可编程系统的集成度和实现速度提升至原来的4倍2012 年 4 月 25 日.中国.北京 - 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天全球公开发布以...
技术百科
|
vivado
赛灵思
发布时间:2020-06-09
Xilinx Vivado设计套件加速集成和系统级设计继续领先一代
中国北京.2013年4月8日-- All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布. 其业界首款可编程SoC级增强型Vivado™设计套件的最新版本在生产力方面进行了两大改进.Viv...
嵌入式开发
|
vivado
Xilinx
发布时间:2020-05-22
赛灵思Vivado设计套件答疑
Vivado™ 设计套件是什么?集成的设计环境--Vivado 设计套件包括高度集成的设计环境和新一代从系统到 IC 级的工具.这些均建立在共享的可扩展数据模型和通用调试环境基础上.这也是一个基于 AMBA AXI4 互联规范.IP-X...
可编程逻辑
|
FPGA
vivado
赛灵思
发布时间:2020-05-16
Vivado路径过长报错的两个解决方法
今天发现几个小伙伴同时问我一个截图中的错误.在这里跟大家集中分享下.vivado常见的报错就那么几个.大家平时注意总结.有了经验以后就很容易判断了.报错现象1.报错截图下图红圈的英文是这样描述的:temporary di...
可编程逻辑
|
vivado
WINDOWS
发布时间:2020-05-16
基于Vivado下固化FLASH的压缩和提高加载速度
今天发布一个Vivado 下固化 FLASH的压缩和提高加载速度的技巧和方法.这个方法对于需要快速加载程序的场合特别有用比如PCIE 需要满足200MS的加载时间才能实现上电后系统能够识别到开发板.对于XILINX FPGA 如何缩小 ...
可编程逻辑
|
FPGA
vivado
FlaSh
发布时间:2020-05-16
Vivado中PLL开发调用IP的方法
在开发PL时一般都会用到分频或倍频.对晶振产生的时钟进行分频或倍频处理.产生系统时钟和复位信号.这是同步时序电路的关键.这时就需要使用到时钟向导IP.下面就介绍一下在vivado中进行PL开发时调用IP的方法.首先...
可编程逻辑
|
pll
vivado
发布时间:2020-05-16
首 页
上一页
1
2
3
4
5
下一页
尾 页
|
最新活动
支持PCIe 6.0!国产时钟芯片的创新发展史
|
相关标签
FPGA
赛灵思
Zynq
HLS
Xilinx
ECO
modelsim
可编程芯片
|
热门文章
Vivado工程经验与各种时序约束技巧分享
调用Vivado IP核的方法
创建ZYNQ处理器设计和Logic Analyzer的使用
vivado中的IP调用 vivado HLS的帧差图像实现
Scaler IP仿真时,所有的输出数据都是0是怎么回事?