时钟-EDA365

研发资源 > 标签 > 时钟

DDR SDRAM接口...

电源

|

发布时间：2022-08-30

Xilinx 7系列FPGA架构之时钟资源(一)

时钟资源架构概述...

可编程逻辑

|

发布时间：2022-08-08

CAN标准中的时钟容差修正建议 - 电子发烧友网

CAN是事件触发的通信协议.它用标识符(ID)的无损仲裁方法调度不同消息的传送.仲裁依靠的是位值.因此位值采样准确性很重要.为在所有节点得到相同的准确的采样.位时间的同步就是关键.正常传送中也要克服节点...

嵌入式开发

|

发布时间：2022-08-02

时钟是优化电子消费产品音频性能的关键

编者按:良好的时钟设计是提高数字家庭和汽车娱乐系统音频性能的关键.本文在帮助读者分析了影响时钟准确度和抖动的设计问题之后.详细介绍了一种...

技术百科

|

发布时间：2022-04-07

51单片机7种常见的时钟电路图.抓紧收藏

时钟就是单片机的心脏.控制着整个单片机的各个电路的同步动作....

可编程逻辑

|

发布时间：2021-12-02

DS1305实时时钟

DS1305串行报警实时时钟提供完整的二进制编码十进制(BCD)时钟日历.可通过简单的串行接口访问.时钟/日历提供秒.分.小时.日.日.月和年信息.月末日期会自动调整为少于31天的月份.包括闰年的更正.时钟以24小...

技术百科

|

时钟
寄存器

发布时间：2021-10-25

LPC1768之时钟

一锁相环和CPU时钟.CPU时钟=锁相环0输出/CPU时钟配置寄存器的预分频值即:Fcpu=Fcco/CCLKCFG+1.锁相环可以把外部时钟倍频到较高频率.PLL0输出频率是:Fcco = (2xMxFin)/N;M=MSEL0+1.N=NSEL0+1.MSEL0和NSEL0分别...

单片机程序设计

|

发布时间：2021-09-10

高速信号.时钟及数据捕捉

随着模/数转换器的数据转换取样率提高至每秒千兆个取样 (gsps) 以上的水平.数据转换系统必须作出相应的配合.才可支持这样高的转换率.而其他支持性的模拟元件也必须产生系统所需的高频信号.然后将之放大.系统设...

技术百科

|

时钟
转换器

发布时间：2021-08-06

FPGA器件的时钟设计

如图2.7所示.理想的时钟模型是一个占空比为50%且周期固定的方波.为一个时钟周期.为高脉冲宽度.为低脉冲宽度.=+.一般情况下.FPGA器件内部的逻辑会在每个时钟周期的上升沿执行一次数据的输入和输出处理.而在两...

可编程逻辑

|

时钟
FPGA

发布时间：2021-07-28

FPGA建立时间和保持时间详解

时钟是FPGA设计中最重要的信号.FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行.无论是在输入.输出或是寄存器与寄存器之间.只要设计到时钟上升沿或者下降沿的采样.就会提到建立时间(setup time)...

可编程逻辑

|

时钟
FPGA

发布时间：2021-07-22

首页上一页 1 2 3 4 5 下一页尾页

Elink+数字名片，免费入驻开放了!

Elink+数字名片，免费入驻开放了!

|相关标签

|热门文章

图像采集压缩SOC系统在FPGA中的实现

LCD控制器驱动的24位TFT真彩屏接口设计

边缘计算网关中同步与异步传输的特点与区别是什么

DIY 1602时钟可调节显示

AD9547网络时钟与同步方案