SerDes-EDA365

研发资源 > 标签 > SerDes

高速Serdes技术的发展趋势和挑战

本文回顾了Serdes的发展历程.提出了Serdes技术分代及其特点.讲述当前国内外Serdes的技术现状.以及Serdes技术的发展趋势.对Serdes架构和各模块技术演变.关键技术挑战进行了分析.并从协议.电路设计.信号完整性...

技术百科

|

发布时间：2022-09-01

谈谈SerDes的历史与分类.你究竟需要何种SerDes

本文作者:Cadence的Paul McLellan早在20世纪60年代.当时在IBM工作的E.Rent注意到集成电路上使用的管教数P和集成电路上的晶体管门数G之间有一种联系.其中管脚数P等于cGR.c和R是常数.实际上.传统上用希腊语rho代...

总线

|

SerDes
Cadence

发布时间：2021-11-13

低成本FPGA集成收发器,市场应用大幅拓展

Altera第四代产品线.包括Stratix IV以及ArriaII都已发布一段时间了.近期.其低端器件Cyclone系列也推出了第四代产品.包括Cyclone IV GX以及Cyclone IV E两个产品.Cyclone IV GX定位于业界首款带收发器的低成本....

图像处理

|

发布时间：2021-06-08

安华高科技推出支持Intel QuickPath互连规格的SerDes

Avago Technologies(安华高科技)宣布.推出业内第一款符合Intel QuickPath互连规格的SerDes(串行/解串)知识产权(IP)产品.通过90纳米(nm) CMOS展现Intel QuickPath互连支持.Avago让服务器制造商能够实现采用Intel架...

接口

|

发布时间：2020-11-18

SERDES的数字系统中高效时钟设计方案

数字系统的设计师们面临着许多新的挑战.例如使用采用了串行器/解串器(SERDES)技术的高速串行接口来取代传统的并行总线架构.基于SERDES的设计增加了带宽.减少了信号数量.同时带来了诸如减少布线冲突.降低开关...

嵌入式开发

|

发布时间：2020-07-08

一种因光纤漂移引起SERDES FIFO溢出的解决方案

摘要分布式基站系统中.RRU 通常会通过光纤拉远实现与 BBU 的远程互联.由于光纤自身的特性.传输过程中必然会引入抖动和漂移,尤其是漂移.因其低频特性.并且难于滤除.在SERDES 的 FIFO 深度不够的情况下有可能会...

模拟电路设计

|

发布时间：2020-07-08

基于SERDES的数字系统中高效时钟设计方案

数字系统的设计师们面临着许多新的挑战.例如使用采用了串行器/解串器(SERDES)技术的高速串行接口来取代传统的并行总线架构.基于SERDES的设计增加了带宽.减少了信号数量.同时带来了诸如减少布线冲突.降低开关...

嵌入式开发

|

发布时间：2020-07-06

基于高速FPGA的PCB设计技术

如果高速PCB设计能够像连接原理图节点那样简单.以及像在计算机显示器上所看到的那样优美的话.那将是一件多么美好的事情.然而.除非设计师初入PCB设计.或者是极度的幸运.实际的PCB设计通常不像他们所从事的电路...

嵌入式开发

|

发布时间：2020-07-06

低压差分SerDes的全双工互连和分组数据传输技术

由于现代数字信号处理器(dsp)设计.半导体工艺.并行处理和互连与传输技术的进步.现代高性能dsp的处理能力得到极大发展.但在移动通信.雷达信号处理和实时图像处理等复杂电子系统中.单片dsp的性能仍可能无法满足...

嵌入式开发

|

发布时间：2020-07-06

教你如何进行Xilinx SerDes调试

FPGA SERDES的应用需要考虑到板级硬件.SERDES参数和使用.应用协议等方面.由于这种复杂性.SERDES的调试工作对很多工程师来说是一个挑战.本文将描述SERDES的一般调试方法.便于工程师准确快速定位和解决问题.1. ...

模拟电路设计

|

发布时间：2020-07-06

1 2 3 下一页尾页

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

基于高速FPGA的PCB设计技术的研究

低成本FPGA集成收发器,市场应用大幅拓展

莱迪思推出具可配SERDES的FPGA低成本设计平台

Maxim GMSL SerDes器件的预加重和均衡

基于高速FPGA的PCB设计技术