pll-EDA365

研发资源 > 标签 > pll

PLL锁相环的特性.应用与其基本工作过程

PLL(Phase Locked Loop).也称为锁相环路(PLL)或锁相环.它能使受控振荡器的频率和相位均与输入参考信号保持同步.称为相位锁定.简称锁相.它是一个以相位误差为控制对象的反馈控制系统.是将参考信号与受控振...

模拟电路设计

|

发布时间：2020-06-28

PLL锁相环的基本结构及工作原理

PLL(Phase Locked Loop): 为锁相回路或锁相环.用来统一整合时脉讯号.使高频器件正常工作.如内存的存取资料等.PLL用于振荡器中的反馈技术. 许多电子设备要正常工作.通常需要外部的输入信号与内部的振荡信号...

模拟电路设计

|

发布时间：2020-06-28

一种基于DDS和PLL技术本振源的设计与实现

0 引言频率合成技术作为现在电子系统中的一种关键技术.已广泛应用于通信.雷达.电子对抗.定位导航.广播电视.遥测遥控.仪器仪表等许多领域并得到了快速的发展.它是用一个或多个高稳定.高精确度的标准频率源...

模拟电路设计

|

dds
pll

发布时间：2020-06-28

Hittite PLL以质取胜

频率源可以说是一个通信系统的心脏.心脏的好坏很大程度上决定着一个机体的健康状况.而锁相环又是频率源的主要组成部分.因此性能优异的锁相环芯片对于通信系统来说是非常重要的.锁相环的相位噪声对电子设备和电子...

模拟电路设计

|

发布时间：2020-06-28

一种基于PLL的测试测量时钟恢复方案

不管是放到测试设置中.还是作为被测设备的一部分.时钟恢复都在进行准确的测试测量时发挥着重要作用.由于大多数千兆位通信系统都是同步系统.因此系统内部的数据都使用公共时钟定时.不管是沿着几英寸的电路板传送...

嵌入式开发

|

发布时间：2020-06-24

采用PLL的IC的频率N(1~10)倍增电路介绍

电路的功能很多电路都要求把频率准确地倍增.使用PLL电路可很容易组成满足这种要求的电路.例如主振频率为1KHZ.若使用倍增器内插10个脉冲.可变成10KHZ的脉冲信号.在VCO中.即使主振频率发生变化.也能获得跟踪主...

其他资讯

|

发布时间：2020-06-24

采用CSMC工艺的零延时缓冲器的PLL设计

1 引言本文在传统锁相环结构的基础上进行改进.设计了一款用于多路输出时钟缓冲器中的锁相环.其主要结构包括分频器.鉴频鉴相器(PFD).电荷泵.环路滤波器和压控振荡器(VCO).在鉴相器前采用预分频结构减小时钟信...

其他资讯

|

发布时间：2020-06-24

鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影

该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响.在使用电荷泵环路滤波的PLL设计中.通过产生具有最小脉宽的鉴相输出脉冲.可以减轻PLL的死区效应和相关的锁相环抖动.锁相环广泛用于电信行业...

其他资讯

|

发布时间：2020-06-23

基于异步FIFO和PLL的雷达数据采集系统

1 引言随着雷达系统中数字处理技术的飞速发展.需要对雷达回波信号进行高速数据采集.在嵌入式条件下.要求获取数据的速度越来越快.精度越来越高.以致数据量及处理速度要求大增.为避免数据处理不及时.发生数据丢...

嵌入式开发

|

发布时间：2020-06-23

满足高性能和功效要求的单芯片CCM PFC及LLC组合控制器

计算机.服务器及平板电视向来是能效规范机构的重要目标.这些设备必须在满足高性能的同时符合最新能效要求.安森美半导体身为领先厂商.一直致力于推出符合最新能效规范的电源控制器.本文将介绍安森美半导体应用于...

集成电路

|

pll

发布时间：2020-06-22

首页上一页 4 5 6 7 8 9 10 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

ARM的pll

IC时钟分配系统中的锁相环

双环路时钟发生器可清除抖动并提供多个高频输出

反孤岛和智能电网保护

PLL电路设计原理及制作