verilog-EDA365

研发资源 > 标签 > verilog

Verilog讨论组精彩内容摘录(一)

问题:我遇到了一个问题.希望能得到帮助.我在用FPGA(ALTERA.html"target="_blank"title="ALTERA">ALTERA 10K30)做仿真实验时.内部的计数器总是计数不正常.但是我在微机中用ModelSim仿真的结果是正确的.所以逻...

技术百科

|

FPGA
verilog

发布时间：2021-08-02

Verilog HDL门时延

可以使用门时延定义门从任何输入到其输出的信号传输时延.门时延可以在门自身实例语句中定义.带有时延定义的门实例语句的语法如下:gate_type [delay][instance_name](terminal_list);时延规定了门时延.即从门的任...

技术百科

|

verilog
门时延

发布时间：2021-07-30

不同verilog代码的RTL视图

刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子.alter的这块芯片虽说功耗小体积小.但是资源还是很小的.你写点稍微复杂的程序.如果不注意coding style.很容易就溢出了.当时做一个三位数的解码基...

可编程逻辑

|

verilog
rtl

发布时间：2021-07-19

vhdl转换为verilog_VHDL和Verilog谁更胜一筹

vhdl转换为verilog_VHDL和Verilog谁更胜一筹-今天给大家分享一个VHDL和Verilog的工具.很多新手初次学习FPGA都曾遇到过一个问题:是学Verilog OR VHDL?...

EDA

|

verilog
VHDL

发布时间：2021-04-15

基于Verilog的UART串行通信接口电路设计

UART(UniversalAnynchrONousReceiverTransmitter.通用异步接收发送器)是广泛应用的串行数据传输协议之一.其应用范围遍及计算机外设.工控自动化等场合.虽然USB传输协议比UART协议有更高的性能.但电路复杂开发...

其他资讯

|

发布时间：2020-07-10

Verilog串口UART程序

==========================================================================//-----------------------------------------------------// Design Name : uart // File Name : uart.v// Function : Simple UART// ...

嵌入式开发

|

发布时间：2020-07-09

D触发器Verilog描述

//基本D触发器moduleD_EF(Q,D,CLK)inputD,CLK;outputQ;regQ;//在always语句中被赋值的信号要声明为reg类型寄存器定义always@(posedgeCLK)//上升沿.下降沿用negedge表示.^_^需要记忆beginQ...

嵌入式开发

|

发布时间：2020-07-08

数字电路设计入门之数字设计的任务和两项基本功

这次我们讲一讲如何入门学习硬件描述语言和数字逻辑电路;学习数字逻辑电路.我推荐的一本书就是--数字设计-原理与实践.其他的深入点可以看看完整数字设计;而对于硬件描述语言呢?有两个原则.一个是买书的原...

嵌入式开发

|

verilog
VHDL

发布时间：2020-07-08

Verilog模拟PS2协议的方法

PS2协议读键盘值相当简单嘛.比模拟SPI.I2C简单多了...下面介绍一下具体过程.1.明确接线关系.只需接4根线.VCC要+5V.3.3我测试过不能用.时钟和数据线要用bidir双向口线.FPGA可以不用外接上拉电阻.另外.USB键...

嵌入式开发

|

发布时间：2020-07-07

基于至简设计法实现的PWM调制verilog

一.功能描述脉冲宽度调制(pulsewidthmodelation)简称PWM.利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术.广泛应用在从测量.通信到功率控制与变换的许多领域中脉冲宽度调制是利用微处理器的数...

嵌入式开发

|

PWM
verilog

发布时间：2020-07-07

首页上一页 1 2 3 4 5 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

SystemVerilog语言简介(二)

基于Verilog的顺序状态逻辑FSM的设计与仿真

FPGA开发与学习连载4

选择VHDL或者verilog HDL还是System Verilog？