SerDes-EDA365

研发资源 > 标签 > SerDes

参考时钟对SERDES性能的影响

我们知道.SERDES对参考时钟有严格的相位噪声性能要求.通常.SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点.以及性能数据.提出对参考时钟的相位噪声的具体要求.这个要求.通常是以不降低其SERDES性能为依...

嵌入式开发

|

发布时间：2020-07-01

一种因光纤漂移引起SERDES FIFO溢出的解决方案

摘要分布式基站系统中.RRU 通常会通过光纤拉远实现与 BBU 的远程互联.由于光纤自身的特性.传输过程中必然会引入抖动和漂移,尤其是漂移.因其低频特性.并且难于滤除.在SERDES 的 FIFO 深度不够的情况下有可...

集成电路

|

发布时间：2020-06-23

基于SERDES收发器和CPRI的电信系统低延迟变化设计

本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA.来实现电信系统低延迟变化设计的考虑因素.无线电信设备制造商正受到以更小体积.更低功耗.更低制造成本来布署基站架构的压力.当通过WiMax和LTE网...

嵌入式开发

|

发布时间：2020-06-23

SERDES的FPGA实现(07-100)

时钟数据恢复时钟数据恢复(CDR)接收机必须恢复来自数据的嵌入式时钟.更确切地说.时钟起源于数据信令的开关转换.CDR发送到串行化数据开始.然后.变换数据为8b/10b(或类似的编码方法).编码取8位数据.并变换此数...

嵌入式开发

|

SerDes
FPGA

发布时间：2020-06-19

教你如何进行Xilinx SerDes调试

FPGA SERDES的应用需要考虑到板级硬件.SERDES参数和使用.应用协议等方面.由于这种复杂性.SERDES的调试工作对很多工程师来说是一个挑战.本文将描述SERDES的一般调试方法.便于工程师准确快速定位和解决问题.1. ...

技术百科

|

发布时间：2020-06-12

基于高速FPGA的PCB设计技术的研究

如果高速PCB设计能够像连接原理图节点那样简单.以及像在计算机显示器上所看到的那样优美的话.那将是一件多么美好的事情.然而.除非设计师初入PCB设计.或者是极度的幸运.实际的PCB设计通常不像他们所从事的电路...

技术百科

|

发布时间：2020-06-08

联发科推出业内首个7nm 56G PAM4 SerDes IP.下半年上市

联发科技今日推出业界第一个通过7nm FinFET硅验证(Silicon-Proven)的56G PAM4 SerDes IP.进一步扩充其ASIC产品阵线.该56G SerDes解决方案基于数字信号处理(DSP)技术.采用高速传输信号PAM4.具有一流的性能....

半导体生产

|

发布时间：2020-06-01

MediaTek推出7nm制程112G远程SerDes IP.提升计算速度

MediaTek宣布.其ASIC服务将扩展至112G远程(LR)SerDes IP芯片.MediaTek的112G 远程 SerDes采用经过硅验证的7nm FinFET制程工艺.使数据中心能够快速有效地处理大量特定类型的数据.从而提升计算速度. 借助该芯片...

半导体生产

|

发布时间：2020-05-27

Maxim GMSL SerDes器件的预加重和均衡

随着视频应用的快速发展.数据传输流量正以指数级迅猛增长.迫切需要更高的数据传输速率.因此.低成本双绞线(TP)也逐渐受到人们的特别关注.而TP电缆的高频衰减是限制其应用性能的主要因素.高频衰减造成接收信号出...

放大器-比较器-模拟开关

|

发布时间：2020-05-19

新品稳压器适于高速 RocketIO SERDES

2009年3月23日-北京-凌力尔特公司 (Linear Technology Corporation) 宣布.4 个低噪声 DC/DC 微型模块 (uModuleTM) 稳压器已经过赛灵思 (Xilinx) 公司检验.适合驱动多千兆位 RocketIO SERDES (串行器/解串器) 系...

稳流/电流管理

|

发布时间：2020-05-18

首页上一页 1 2 3 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于高速FPGA的PCB设计技术的研究

低成本FPGA集成收发器,市场应用大幅拓展

莱迪思推出具可配SERDES的FPGA低成本设计平台

Maxim GMSL SerDes器件的预加重和均衡

基于高速FPGA的PCB设计技术