soc-EDA365

研发资源 > 标签 > soc

告诉你什么是封装,为什么需要封装?

封装.即隐藏对象的属性和实现细节.仅对外公开接口.控制在程序中属性的读和修改的访问级别,将抽象得到的数据和行为(或功能)相结合.形成一个有机的整体.也就是将数据与操作数据的源代码进行有机的结合.形成[...

材料技术

|

发布时间：2020-05-15

利用All Programmable FPGA 和 SoC 实现高速无线电设计

[更快"是每个系统设计师必备的词汇.基于FPGA的设计亦是如此.如果您经常试图从FPGA设计中最大化地发掘每个MHz的性能.那么无疑Xilinx刚发布的一个白皮书您一定会非常感兴趣.它的题目是[利用赛灵思All Programmable...

可编程逻辑

|

发布时间：2020-05-15

动态时钟配置下的SoC低功耗管理详解

随着集成电路技术的飞速发展和对消费类电子产品--特别是便携式(移动)面向客户的电子产品的需求.推动了SoC(System on Chip)的飞速发展.也给人们提出了许多新的课题［1］.对于电池驱动的SoC芯片.已不能再只考...

嵌入式开发

|

低功耗
soc

发布时间：2020-05-15

富士通Custom SoC为大数据提供高速低功耗设计

岁末年初.当我们回顾2014年产业界的发展时.少不了IoT(物联网)和Big Data(大数据)这两个2014年科技界人们谈论最多.捧的最高的科技名词.在IEEE公布的2014 TOP 10热搜排行榜上.他们也榜上有名.不过.拨开他们...

嵌入式开发

|

soc
大数据

发布时间：2020-05-15

使用教程分享连载:在Zynq AP SoC设计中高效使用HLS IP(二)

概述对于硬件加速模块来说.这些硬件加速模块会消耗源于CPU存储器的数据.并且以streaming方式产生数据.本文使用Vivado HLS和xfft IP模块(在IP Integrator使用HLS IP那节用过).这些模块是连接到HP0的AXI4从端口...

可编程逻辑

|

发布时间：2020-05-15

使用教程分享:在Zynq AP SoC设计中高效使用HLS IP(一)

概述高层次综合设计最常见的的使用就是为CPU创建一个加速器.将在CPU中执行的代码移动到FPGA可编程逻辑去提高性能.本文展示了如何在Zynq AP SoC设计中使用HLS IP.在Zynq器件应用Vivado HLS IP这里集成了HLS IP和由...

可编程逻辑

|

发布时间：2020-05-15

可配置技术影响SoC(系统级芯片)的设计

传统上.系统级芯片(SoC)设计师必须应对刚性的非可配置核心技术.众所周知.传统的核心工艺在设计或制造过程中是不可配置的.并且不能按多种用途进行定制.反过来.这些工艺产生了如下的迫切需要:将定制程序包括...

嵌入式开发

|

soc

发布时间：2020-05-15

一套完备的高性能嵌入式SoC系统设计流程解析

随着嵌入式领域和信息时代的蓬勃发展.微处理器设计开始被越来越多的人关注.目前国内很多高校和研究机构都开始设计微处理器.客观的讲.这些微处理器在硬件结构上比较简单.缺乏汇编器.编译器.操作系统以及各种I/...

嵌入式开发

|

嵌入式
soc

发布时间：2020-05-15

SoC系统开发人员:FinFET对你来说意味着什么?

大家都在谈论FinFET--可以说.这是MOSFET自1960年商用化以来晶体管最大的变革.几乎每个人--除了仍然热心于全耗尽绝缘体硅薄膜 (FDSOI)的人.都认为20 nm节点以后.FinFET将成为SoC的未来.但是对于要使用这些SoC...

可编程逻辑

|

发布时间：2020-05-15

可复用SPI模块IP核的设计与验证

摘要:SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流[1].其复杂性以及快速完成设计.降低成本等要求.决定了系统级芯片的设计必须采用IP(Intellectual Property)复用的方法.本文介绍以可复用IP设计方法...

可编程逻辑

|

发布时间：2020-05-15

首页上一页 59 60 61 62 63 64 65 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

利用All Programmable FPGA 和 SoC 实现高速无线电设计

嵌入式SoC芯片S698-T的飞参采集器设计

一套完备的高性能嵌入式SoC系统设计流程解析

借助FPGA开发SoC原型制作平台（Xilinx的Zynq为例）

动态时钟配置下的SoC低功耗管理详解