乘法器-EDA365

研发资源 > 标签 > 乘法器

高速四象限模拟乘法器AD834及其应用

模拟乘法器是现代信号处理系统的重要组成单元.它广泛应用于锁相环.混频器.滤波器等信号处理电路中.ADI(模拟器件)公司生产的一种高速四象限模拟乘法器芯片AD834就是其中最具有代表性的产品.AD834具有的800MHz的...

技术百科

|

发布时间：2023-04-18

一种基于FPGA 的嵌入式块SRAM 的设计

摘要:文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器.该存储器包括与其他电路的布线接口.可配置逻辑.可配置译码.高速读写电路.在编程状态下.可对所有存储单元进行清零.且编程后为两端口独立...

PCB设计

|

乘法器

发布时间：2022-10-21

CDCE937和CDCEL937是基于模块化PLL的低成本高性能可编程时钟合成器.乘法器和分配器

特点•适合汽车应用•可编程时钟发生器系列成员–CDCE913/CDCEL913:1-PLL.3个输出–CDCE925/CDCEL925:2-PLL.5个输出–CDCE937/CDCEL937:3-PLL.7个输出–CDCE949/CDCEL949:4-PLL.9个输出•系统内可编程性和EEPROM–串行可...

技术百科

|

发布时间：2022-01-06

TI可实时编程的高稳定性时钟乘法器

德州仪器 (TI) 宣布推出一款可编程时钟乘法器.可提供 60 psec 的低抖动与系统内扩频调整.不仅可进一步提升性能并简化开发过程.而且还能够显著节约消费类应用的成本.设计人员能够对器件的 3 个电路内锁相环 (PLL)...

技术百科

|

发布时间：2021-07-26

TI新款乘法器为DaVinci处理器提供实时计时

德州仪器(TI)推出一款可编程时钟乘法器.可提供60psec的低抖动与系统内扩频调整.设计人员能够对器件的3个电路内锁相环(PLL)组件进行实时编程(hotprogram).并通过单个时钟源生成6个频率均可高达167MHz的输出时钟信...

技术百科

|

发布时间：2021-07-08

TI发布可定制编程的3-PLL时钟合成器/乘法器/除法器

TI推出的CDC706是目前市场上体积最小且功能强大的PLL合成器/乘法器/除法器之一.尽管其物理外形非常小巧.但却极为灵活.该器件能够在特定输入频率下生成几乎独立的输出频率.输入频率可通过LVCMOS.差动输入时钟或...

技术百科

|

TI
乘法器

发布时间：2021-06-28

基于矩阵乘法器的MP3解码优化设计

0 引言MP3(MPEG Audio Layer 3)是一种以高保真为前提实现的高效压缩技术.MP3音频编码器复杂.压缩率很高.但其音色和音质还可以保持基本完整.因此该音频格式文件在计算机.网络和各种电子设备上都得到了广泛运用....

模拟电路设计

|

发布时间：2020-10-15

脉冲-宽度-高度调制乘法器原理分析

脉冲-宽度-高度调制乘法器双称为时间分割乘法器.这类乘法器电路原理图如图5.4-24A所示.图中.三角波电压UT和模拟输入电压UY相加.然后通过零电平比较器.得到不对称方波控制电压U2.U2的工作周期取决于UY的大小和...

其他资讯

|

发布时间：2020-07-15

使用跨导运算放大器的乘法器除法器

集成电路

|

发布时间：2020-07-13

脉冲-宽度-高度调制乘法器

脉冲-宽度-高度调制乘法器双称为时间分割乘法器.这类乘法器电路原理图如图5.4-24A所示.图中.三角波电压UT和模拟输入电压UY相加.然后通过零电平比较器.得到不对称方波控制电压U2.U2的工作周期取决于UY的大小和...

其他资讯

|

发布时间：2020-07-09

1 2 3 下一页尾页

一颗引发行业变革的红外芯片

一颗引发行业变革的红外芯片

|相关标签

|热门文章

功率因数校正技术的新型控制策略综述

FPGA的直接数字频率合成器的设计实现

基于绝热逻辑的低功耗乘法器电路设计方案

基于FPGA的浮点数据格式和高效的多输入浮点乘法器结构设计

TI可实时编程的高稳定性时钟乘法器